南京CPU源代码分析与芯片设计及Linux移植培训班项目外包开发咨询

嵌入式协处理器--FPGA

FPGA应用设计初级和中级班

FPGA应用设计高级班

FPGA项目实战系列课程----

(系列一)Spartan-6 FPGA 视频处理

嵌入式协处理器 -- DSP

手机/网络/动漫游戏开发


嵌入式OS-Linux

Linux应用开发班
嵌入式Linux系统开发班

嵌入式Linux驱动开发班
Linux网络工程及系统管理
Linux驱动、系统、应用全能班

嵌入式CPU--ARM

嵌入式OS--WinCE

单片机培训

嵌入式硬件设计

Allegro Cadence PCB设计初级和中级班

Allegro Cadence PCB设计高级班

PCB Layout培训-线路板设计全能班

Altium Designer Layout高速硬件设计

嵌入式OS--VxWorks

PowerPC嵌入式系统/编译器优化


PLC编程/变频器/数控/人机界面

PLC编程系列培训课程表
变频器系列培训课程表

人机界面、数控系列培训课程表

开发语言/数据库/软硬件测试

Java/.NET/C#/SQL全能培训班

芯片设计/大规模集成电路VLSI

云计算、物联网

开源操作系统Tiny OS开发

其他类

长期班

培训报名

培训报名
培训课程
工作推荐
嵌入式合作(项目承接)

WEB在线客服

QQ客服一

QQ客服二

QQ客服三

双休日、节假日及晚上可致电值班电话：021-51875830 值班手机：15921673576

值班QQ:

值班网页在线客服,点击交谈：

曙海免费人才推荐

曙海合作企业最新人才需求公告
◆招人、应聘、人才合作请访问曙海旗下网站--- 电子人才网： www.morning-sea.com.cn

授-权-机-构

曙海培训教室

招-聘-启-示

曙海招聘信息（2023年11月13日..(欢迎您垂询，视教育质量为生命！)）

　　　　　　CPU源代码分析与芯片设计及Linux移植培训班

入学要求

学员学习本课程应具备下列基础知识：
◆ 电路系统的基本概念。

班级规模及环境--热线:4008699035 手机:15921673576( 微信同号)

坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。

上课时间和地点

上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院【北京分部】：北京中山学院/福鑫大楼【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路）【成都分部】：领馆区1号（中和大道）【沈阳分部】：沈阳理工大学/六宅臻品【郑州分部】：郑州大学/锦华大厦【石家庄分部】：河北科技大学/瑞景大厦【广州分部】：广粮大厦【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：CPU源代码分析培训班：2023年11月13日..(欢迎您垂询，视教育质量为生命！)

实验设备

　    ☆资深工程师授课

        ◆外地学员：代理安排食宿（需提前预定）
        ☆注重质量
        ☆边讲边练
        ☆合格学员免费推荐工作


        专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★

最新优惠

◆在读学生凭学生证，可优惠500元。

质量保障

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、培训结束后免费提供半年的技术支持，充分保证培训后出效果；
        3、培训合格学员可享受免费推荐就业机会。

　　　　　　　　CPU源代码分析与芯片设计及Linux移植

第1章 CPU构架概述
? 1.1 计算机体系结构概述
? 1.2 标量流水线技术
? 1.3 超标量构架
? 1.4 超长指令构架
? 1.5 处理器介绍
第2章 OR1200构架
　 2.1 OpenRISC概述
　 2.2 OR1200构架
　 2.3 OR1200核心寄存器
　 2.4 OR1200的IO接口说明
　 2.5 OR1200核心硬件配置
第3章 Wishbone片上总线
　 3.1 概述
　 3.2 基本特点
　 3.3 接口信号定义
　 3.4 Wishbone支持的互联类型
　 3.5 Wishbone总线周期
　 3.6 Wishbone寄存反馈总线周期
　 3.7 Wishbone规范对IP文档的要求
　 3.8 Wishbone从设备接口示例
　 3.9 Wishbone对RAM/ROM的支持
　 3.10 Wishbone点到点连接示例
　 3.11 Wishbone共享总线连接示例
　 3.12 地址译码
　 3.13 仲裁器的设计
　 3.14 小结
第4章 CPU/DSP核心
　 4.1 CPU/DSP核心
　 4.2 IF级
　 4.3 ID级
　 4.4 EX级
　 4.5 系统控制模块
　 4.6 MA级（lsu模块）
　 4.7 WB级
第5章 OpenRISC存储系统
　 5.1 概述
　 5.2 OpenRISC的高速缓存
　 5.3 OpenRISC的虚拟存储系统源码分析
　 5.4 OpenRISC高速缓存的源码分析
　 5.5 片上存储器QMEM
第6章 OpenRISC的主要外设
　 6.1 概述
　 6.2 写缓冲模块OR1200_sb
　 6.3 总线接口单元模块OR1200_wb_biu
　 6.4 计时器模块OR1200_tt
　 6.5 可编程中断控制器模块OR1200_pic
　 6.6 电源管理模块OR1200_pm
第7章 OpenRISC调试接口
　 7.1 OR1200的调试功能概述
　 7.2 调试单元OR1200_du模块
　 7.3 JTAG开发接口模块
　 7.4 小结
第8章编译器移植
　 8.1 编译过程简介
　 8.2 GNU开发工具链
　 8.3 RTL语言
　 8.4 OR32平台GCC编译器移植
　 8.5 OR32平台binutils的移植
　 8.6 OR32工具链的编译安装
第9章 Linux平台移植
　 9.1 编写OR32复位例外
　 9.2 内核启动（函数start_kernel）
　 9.3 内核启动时建立平台（函数setup_arch）
　 9.4 例外处理
　 9.5 运行时用到的底层接口
　 9.6 Linux移植
第10章 OpenRISC参考设计与FPGA移植
? 10.1 OpenRISC的功能验证
? 10.2 ORP_SOC的FPGA移植
? 10.3 FPGA开发板的设计与使用
第11章开放源代码以太网MAC控制器IP
? 11.1 开放源代码以太网媒体访问控制器IP
? 11.2 以太网MAC控制器IP顶层模块
? 11.3 MII接口模块
? 11.4 以太网数据发送模块
? 11.5 以太网数据接收模块
? 11.6 以太网MAC控制模块
? 11.7 以太网MAC状态模块
? 11.8 以太网MAC寄存器模块
? 11.9 以太网MAC Wishbone接口模块
? 11.10 小结
第12章 USB设备功能模块
　 12.1 USB 2.0包标识符及传输控制概述
　 12.2 USB IP核的整体结构
　 12.3 寄存器文件模块usbf_rf
　 12.4 Wishbone接口模块usbf_wb
　 12.5 内存缓冲区仲裁器
　 12.5 模块usbf_mem_arb
　 12.6 协议层模块
　 12.7 UTMI接口模块
第13章全定制芯片设计方法
　 13.1 集成电路设计概述
　 13.2 芯片设计流程
　 13.3 DC工具综合
　 13.4 PrimeTime静态时序分析
　 13.5 可测性设计
　 13.6 自动布局布线
　 13.7 版图的物理验证